报告人：贾弘洋 助理教授
时 间：2023/1/16 16:00 - 17:00
主持人：燕博南 助理教授
Zoom：
Zoom ID: 840 8248 2292
Passcode：891611
Title：可扩展存算一体架构与系统
Abstract:
人工智能应用的蓬勃发展对计算设备的运算能力提出了前所未有的需求。存算一体作为有望突破“存储墙“限制的新兴计算技术，可以大幅提升高维矩阵乘法的运算效率。然而，我们如何才能保证存算一体系统芯片在满足复杂应用场景的软硬件需求的同时，仍能在总体上保持能效与速度的增益？本报告将对存算一体架构所面临的可靠性、可重构性和可扩展性上的挑战，基于从芯片到顶层软件栈的跨层次协同设计与原型实现，进行分析与讨论。首先，我们将介绍高信噪比SRAM存算一体电路的抽象模型与架构集成，并在此基础上展示基于架构与软件映射协同优化的可扩展存算一体神经网络加速器。
Biography:
于2014年在清华大学微纳电子学系获得学士学位，并于2016年和2021年在美国普林斯顿大学电子与计算机工程系获得硕士与博士学位。随后在普林斯顿大学和英伟达研究院担任博士后研究员，并于2022年8月加入清华大学电子工程系任助理教授。研究重点为新兴计算技术及其与大规模集成电路和体系架构的融合优化，涵盖近似计算、存算一体等方向。在ISSCC、JSSC、VLSI、Hot Chips等集成电路领域顶级会议与期刊上发表多篇论文。于2017年获得ADI优秀学生设计师奖，于2022年获得普林斯顿大学Bede Liu最佳电子与计算机工程博士论文奖。担任ICCAD、JSSC等多个IEEE系列会议、期刊技术委员会委员和审稿人。
